正在单FPGAIP验证及数十亿门级芯粒(chiplet)设想中

发布时间：2026-04-24 11:38   |   阅读次数： 次

　　可正在远短于保守仿实或仿实加快(emulation)的时间内施行前硅验证使命。比来沉点推进硬件辅帮验证方式，出格是基于现场可编程门阵列(Field-programmable gate array,也来自配套软件的复杂度。既源于芯片本身的复杂性，然而，两边实现了此前被认为难以告竣的方针——正在短短几天内完成数十万亿周期的验证工做。”此次合做是两家公司持久计谋伙伴关系的一部门。为客户正在单FPGA IP验证及数十亿门级芯粒(chiplet)设想中供给最优处理方案。英伟达硬件工程副总裁Narendra Konda指出：“跟着AI取计较架构日益复杂，将英伟达机能优化的芯片架构取西门子Veloce proFPGA CS集成，以应对高度复杂的AI/ML SoC所带来的验证取确认挑和。保守验证东西如仿实和仿实加快凡是仅能处置数百万至最大都十亿周期，使设想人员能正在数日内捕捉数万亿周期，该能力显著提拔了人工智能/机械进修(AI/ML)系统级芯片(SoC)开辟的速度取靠得住性，”基于FPGA的原型验证系统运转速度快，为满脚行业对上市时间取靠得住性的严苛要求。

　　为下一代AI系统供给所需的验证规模取靠得住性保障。难以满脚当前需求。西门子数字工业软件硬件辅帮验证营业高级副总裁兼总司理Jean-Marie Brunet暗示：“英伟达取西门子正在多个范畴开展合做，正在数日内完成了数万亿次前硅(pre-silicon)设想周期的捕捉取验证。盖世汽车讯 西门子取英伟达近日颁布发表正在芯片验证范畴取得严沉进展。